行業(yè)動(dòng)態(tài)
800G → 1.6T：PCB CCL 材料如何影響信號(hào)完整性與市場(chǎng)走向
高速SerDes訊號(hào)SI分析，第一步是根據(jù)通道損耗規(guī)格決定PCB疊構(gòu)與PCB材料（我們?cè)谶@里有分析過(guò)），其中包含：
-
CCL材料選擇（包含：樹(shù)脂系統(tǒng)、銅箔、玻璃纖維布） -
Core/PP厚度設(shè)計(jì) -
玻璃纖維布種選擇 -
傳輸線阻抗設(shè)計(jì)，決定差動(dòng)對(duì)的線寬/線距 -
PCB總層數(shù)
CCL材料介紹
CCL（Copper-Clad Laminate）或者說(shuō)是覆銅基板，是PCB材料的一種形式，在硬板上幾乎無(wú)所不在。
那么 CCL 里頭到底是什么組成的呢？ 其實(shí)主要包含幾個(gè)關(guān)鍵材料：
-
樹(shù)脂（Resin）：這是CCL的「膠水」，負(fù)責(zé)把所有材料黏在一起，并提供絕緣效果。 -
填充物（Filler）：這些是加入樹(shù)脂里的粉末狀物質(zhì)，主要用來(lái)調(diào)整機(jī)械強(qiáng)度、熱膨脹系數(shù) （CTE），這個(gè)也是影響損耗參數(shù)（DF）的最大因子。 -
銅箔（Copper foil）：提供導(dǎo)電路徑，表面粗糙度會(huì)影響高頻訊號(hào)的損耗。 -
玻璃纖維布（Fiber weave）：提供 CCL 機(jī)械強(qiáng)度，避免基材變形，Low DK布有著良好的損耗表現(xiàn)。
CCL材料損耗
在高速PCB設(shè)計(jì)中，選擇合適的材料是必要的起手式，因?yàn)椴煌牧系膿p耗會(huì)直接影響信號(hào)完整性和走線長(zhǎng)度。 為了區(qū)分不同等級(jí)的高速材料，各大板材廠、終端CSP和芯片設(shè)計(jì)商都會(huì)制定自己的分類(lèi)方式，但命名規(guī)則各有不同。
一般來(lái)說(shuō)，常見(jiàn)的材料等級(jí)會(huì)用 Low Loss （LL）、Very Low Loss （VLL）、Super Low Loss （SLL）、Ultra Low Loss （ULL）、Extreme Low Loss （ELL） 這類(lèi)名稱(chēng)來(lái)標(biāo)示，或是拿傳統(tǒng)CCL大廠Panasonic的命名方式來(lái)對(duì)標(biāo)（M4~M9）， 等級(jí)越高表示材料的介電損耗DF逐漸降低。 簡(jiǎn)單來(lái)說(shuō)，損耗越低，適用的頻率越高，價(jià)格當(dāng)然也會(huì)越貴。
根據(jù)損耗能力分類(lèi)CCL
以下是常見(jiàn)的等級(jí)劃分、對(duì)應(yīng)材料與應(yīng)用領(lǐng)域：
- Low Loss (LL)
-
適用于 10G以下 應(yīng)用，如 10G Ethernet、Below PCIe Gen3 -
DF值約在 0.010~0.007 -
常見(jiàn)材料：EMC EM-526， ITEQ IT-958G、TUC TU-863+， Panasonic M4 - Very Low Loss (VLL)
-
適用于 10G ~ 25G 應(yīng)用，如 PCIe Gen4、100G-CAUI4 -
DF值約在 0.007~0.005 -
常見(jiàn)材料：EMC EM-528， ITEQ IT-968G、TUC TU-883， Panasonic M5 - Super Low Loss (SLL)
-
適用于 32G-NRZ， 56G ~ 112G PAM4 應(yīng)用，如 PCIe Gen5/6、400G Ethernet -
介電損耗 （DF） 約在 0.005~0.003 -
常見(jiàn)材料：EMC EM890， ITEQ IT-988G、TUC TU-883A， Panasonic M6 - Ultra Low Loss (ULL)
-
適用于112G PAM4及以上，如800G Ethernet -
DF值約在 0.003~0.002 -
常見(jiàn)材料：EMC EM-890K， ITEQ IT-968、TUC TU-883A Sp， Panasonic M7 - Extreme Low Loss (ELL)
-
目前最高等級(jí)的高速材料
，適用于 224G PAM4、800G/1.6T Ethernet -
DF值小于0.002，甚至能接近PTFE -
常見(jiàn)材料：EMC EM892K2， TUC TU-943SR， ITEQ IT-988GSE， Panasonic M8
幫大家做個(gè)總結(jié)
銅箔損耗
除了樹(shù)脂系統(tǒng)的改良之外，銅箔的進(jìn)步也是推動(dòng)高速CCL持續(xù)優(yōu)化的主因。 國(guó)際印刷電路板組織IPC定義的銅箔等級(jí)最高只到VLP（Very Low Profile），等級(jí)再往上就進(jìn)入了戰(zhàn)國(guó)時(shí)代，每家銅箔廠與CCL廠都有自己的名稱(chēng)，常見(jiàn)的如HVLP（Highly Very Low Profile），目前最高等級(jí)已經(jīng)到達(dá)HVLP4甚至HVLP5。
p.s. 有些人的HVLP4跟HVLP5的銅箔等級(jí)是一樣的，不能單純以命名來(lái)分類(lèi)CCL的差異！
什么是銅箔粗糙度？
銅箔的等級(jí)差異，主要來(lái)自于粗糙度（Roughness），市場(chǎng)上不同等級(jí)的銅箔，主要就是通過(guò)降低粗糙度來(lái)提升高速傳輸性能。
根據(jù)不同測(cè)試方法，可以將粗糙度的定義區(qū)份成Ra或是Rz。
Ra （Arithmetic Average Roughness，平均粗糙度）
-
計(jì)算的是測(cè)量區(qū)域內(nèi)表面高度的平均值，不考慮最大與最小的變異。 -
Ra 值較小的銅箔表面較為平滑，但它無(wú)法完整反映極端峰值 （高點(diǎn)或低點(diǎn)） 的影響。 -
常用于一般機(jī)械加工與金屬表面檢測(cè)，但對(duì)于銅箔來(lái)說(shuō)，Ra 有時(shí)不足以評(píng)估其對(duì)高速信號(hào)的影響。
Rz （Mean Peak-to-Valley Height，十點(diǎn)平均粗糙度）
-
測(cè)量樣本區(qū)域內(nèi)的五個(gè)最高點(diǎn)與五個(gè)最低點(diǎn)的距離平均值，因此能夠反映表面凹凸的極端變異。 -
Rz 的數(shù)值通常比Ra高，因?yàn)樗吮砻孀畈灰?guī)則的區(qū)域，能更真實(shí)地描述銅箔對(duì)高速信號(hào)的影響。 -
高速PCB設(shè)計(jì)更常參考Rz，因?yàn)樾盘?hào)傳輸時(shí)，電子會(huì)受到局部表面不規(guī)則性的影響，而Rz能夠提供更貼近實(shí)際的數(shù)據(jù)。
我們常用的粗糙度SI分析模型是Huray Model，這個(gè)模型主要以Rz為主要參數(shù)去做計(jì)算（原因上面有提），因此我們?cè)谶x擇銅箔時(shí)主要分析的是Rz。
銅箔粗糙度對(duì)損耗的影響
Data Rate越快，頻寬越高頻，銅箔損耗的影響越大，可以看出在53GHz時(shí)，HVLP4的損耗離HVLP3的損耗差距變得很大。
玻璃纖維布
玻纖布（Fiber Weave）強(qiáng)化了CCL的機(jī)械特性，讓CCL更堅(jiān)固。 根據(jù)DK/DF值，玻纖布的開(kāi)發(fā)已經(jīng)來(lái)到第四代，依序?yàn)镋-Glass， Low-DK 1， Low-DK 2和石英（Q）布。
傳統(tǒng)E-Glass布的DF比較大，連帶導(dǎo)致使用此布種的CCL有著較大的損耗，通常應(yīng)用在PCIe Gen4以前的世代，或其他中低速訊號(hào)的應(yīng)用。
Low-DK 一代布的開(kāi)發(fā)
然而，隨著在400G switch進(jìn)入市場(chǎng)，由于更高頻的損耗要求，Low-DK一代布的開(kāi)發(fā)，使PCB損耗在13.28GHz頻率下，損耗得以達(dá)到0.7dB/inch@13.28GHz。
常見(jiàn)材料：EMC EM890K、TUC TU-943SN
Low-DK 二代布的問(wèn)世
當(dāng) 800G switch 開(kāi)始被市場(chǎng)廣泛采用，尤其是在 112G/224G-PAM4 等應(yīng)用中，Low-DK 一代布 的特性已經(jīng)逐漸逼近極限，無(wú)法滿足更高頻率下的低損耗需求。 因此，Low-DK 二代布應(yīng)運(yùn)而生，這一代材料透過(guò)進(jìn)一步降低玻纖布的 DF，并且搭配更高等級(jí)的樹(shù)脂系統(tǒng)，成功讓 PCB 在 26.56GHz 頻率下，損耗控制在 0.85dB/inch。
這樣的提升幅度是相當(dāng)驚人的，因?yàn)槔碚撋希瑩p耗會(huì)隨頻率線性增加，以 Low-DK 一代布為基準(zhǔn)，在 26.56GHz 的損耗應(yīng)該會(huì)達(dá)到 1.4dB/inch，但二代布成功將損耗降低近 40%。 這意味著在 800G switch 設(shè)計(jì) 中，使用二代布的 PCB 能夠顯著提升 BER （Bit Error Rate） 表現(xiàn)，并確保更長(zhǎng)距離的訊號(hào)傳輸可行性。 因此，自 2024 年開(kāi)始，Low-DK 二代布 逐漸成為高階數(shù)據(jù)中心與交換機(jī)應(yīng)用的標(biāo)準(zhǔn)材料之一，許多 CCL 廠商也將其納入主力產(chǎn)品線。
進(jìn)入2025年，產(chǎn)業(yè)將迎來(lái)1.6T交換機(jī)（1.6T switch）和224G-PAM4的產(chǎn)品開(kāi)發(fā)，各大網(wǎng)通ODM也將陸續(xù)推出搭載Broadcom最新一代網(wǎng)通芯片TH6的產(chǎn)品。 這顆芯片具備512 lanes的224G-PAM4接口，總帶寬高達(dá)102.4Tbps，是目前市場(chǎng)上最高階的交換機(jī)解決方案之一。
根據(jù)目前對(duì)市場(chǎng)的理解，Low-DK二代布，尤其是臺(tái)光電的EM892K2，仍然勉強(qiáng)能夠支撐1.6T switch在Optical Transceiver應(yīng)用上的需求。 不過(guò)，這樣的選擇必須犧牲 Copper Link 或是說(shuō)DAC cable的應(yīng)用，因?yàn)樵?224G-PAM4 這樣的超高速傳輸環(huán)境下，二代布的損耗控制已接近極限，難以同時(shí)滿足銅纜布線的需求。
常見(jiàn)材料：EMC EM892K2、TUC TU-943SR
石英布（Low-DK 三代布）即將到來(lái)
石英 （Quartz） 玻纖布被認(rèn)為是 未來(lái)更高頻應(yīng)用的終極材料，因?yàn)樗邆洌?/span>
更低的DF，能進(jìn)一步降低PCB損耗，適用于224G甚至更高速高頻的應(yīng)用
更穩(wěn)定的熱膨脹系數(shù) （CTE），能減少高速應(yīng)用中的熱機(jī)械應(yīng)力影響
雖然石英布的特性非常優(yōu)異，損耗比二代布還能再優(yōu)化10~15%，更能滿足 1.6T switch 甚至3.2T的應(yīng)用，但目前它仍面臨幾個(gè)嚴(yán)峻的挑戰(zhàn)：
供應(yīng)量極其有限：目前全球石英布的生產(chǎn)能力非常低，無(wú)法快速滿足大規(guī)模量產(chǎn)的需求。
CCL量產(chǎn)與認(rèn)證挑戰(zhàn)：盡管各大CCL廠商已將石英布納入開(kāi)發(fā)roadmap，但目前真正能在2025年通過(guò)CCL UL及PCB UL認(rèn)證的供應(yīng)商仍然不多。
經(jīng)濟(jì)規(guī)模問(wèn)題：即便2025年能有少量量產(chǎn)，但真正的大規(guī)模應(yīng)用從這些產(chǎn)品量產(chǎn)時(shí)間來(lái)看，可能還需要等到2026Q3~2027Q2，當(dāng)產(chǎn)業(yè)鏈成熟后，石英布才可能取代Low-DK二代布，成為下一代標(biāo)準(zhǔn)材料。
預(yù)計(jì)會(huì)出現(xiàn)的材料：EMC EM-896K3